PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-242209

(43) Date of publication of application: 08.09.2000

(51)Int.CI.

G09G 3/20 G02F 1/133 G09F 9/35 G09G 3/36 H03M 1/66

(21)Application number: 11-299188

(71)Applicant: SONY CORP

(22)Date of filing:

21.10.1999

(72)Inventor: NAKAJIMA YOSHIHARU

MAEKAWA TOSHIICHI

(30)Priority

Priority number: 10362283

Priority date : 21.12.1998


Priority country: JP

(54) DIGITAL-ANALOG CONVERTING CIRCUIT AND LIQUID CRYSTAL DISPLAY DEVICE MOUNTING THE CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DA converting circuit which requires a small number of components composing the circuit and can contribute to narrowing the frame width of a LCD panel, and a liquid crystal display device mounting the circuit.

SOLUTION: In the reference voltage selective AD converting circuit in a liquid crystal display device integral with a driving circuit, each of three pieces of analog switches of polarities corresponding to each bit logic of, for example, three bits (b2, b1, b0) of data is formed of one piece of conductive (P-channel/N- channel) MOS transistor corresponding to each bit logic, and these are connected in series to form gradation selecting units 30-37 for as many as 8 gradations. And, these gradation selecting units 30-37 are connected across reference voltage lines 38-0 to 38-7 for as many as 8 gradations and the column line 25n, respectively.



LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-242209 (P2000-242209A)

(43)公開日 平成12年9月8日(2000.9.8)


(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)	
G 0 9 G 3/20	6 2 3	G 0 9 G 3/20	6 2 3 F	
G02F 1/133	500	G 0 2 F 1/133	500	
G09F 9/35	3 0 5	G O 9 F 9/35	305	
G 0 9 G 3/36		G 0 9 G 3/36		
H 0 3 M 1/66		H 0 3 M 1/66	С	
		審查請求 未請求	請求項の数7 OL (全24頁)	
(21) 出願番号 特願平11-299188 (71) 出願人		(71)出顧人 000002	185	
		ソニー	株式会社	
(22)出顧日	平成11年10月21日(1999.10.21)	東京都	品川区北品川6丁目7番35号	
		(72)発明者 仲島	義晴	
(31)優先権主張番号	特願平10-362283	東京都品川区北品川6丁目7番35号 ソニ		
(32) 優先日	平成10年12月21日(1998.12.21)	一株式	一株式会社内	
(33)優先権主張国	日本(JP)	(72)発明者 前川 :	敏一	
		東京都品川区北品川6丁目7番35号 ソン		
	一株式会社内		会社内	
		(74)代理人 100086	298	
		弁理士	船橋 國則	
		1		

(54) 【発明の名称】 デジタルアナログ変換回路およびこれを搭載した液晶表示装置

(57)【要約】

【課題】 選択スイッチ、ラッチ回路およびデコード回路からなる階調選択ユニットを各階調ごとに設けると、回路素子数が非常に多くなり、非常に大きな回路面積が必要となるため、LCDパネルの額縁が広くなる。

【解決手段】 駆動回路一体型液晶表示装置における基準電圧選択型AD変換回路において、例えば3ビット(b2,b1,b0)のデータ信号の各ビットの論理に対応した極性の3個のアナログスイッチの各々を、各ビットの論理に対応した導電型(Pチャネル/Nチャネル)の1個のMOSトランジスタで形成するとともに、これらを直列に接続して8階調分の階調選択ユニット30~37を構成する。そして、これら階調選択ユニット30~37を8階調分の基準電圧線38-0~38-7の各々とコラム線25nとの間にそれぞれ接続する。



【特許請求の範囲】

【請求項1】 nビット(nは2以上の整数)のデータ 信号の各ビットの論理に対応した極性のn個のアナログ スイッチが互いに直列に接続されてなり、かつ2 本の 基準電圧線の各々と出力線との間にそれぞれ接続された 2" 個の階調選択ユニットを有することを特徴とするデ ジタルアナログ変換回路。

【請求項2】 前記n個のアナログスイッチは各々、前 記データ信号の各ピットの論理に対応した導電型の1個 1記載のデジタルアナログ変換回路。

【請求項3】 前記データ信号の振幅は、基準電圧のレ ベル範囲に対してPチャネルMOSトランジスタの閾値 だけ低く、かつNチャネルMOSトランジスタの閾値だ け高いレベル範囲以上であることを特徴とする請求項2 記載のデジタルアナログ変換回路。

【請求項4】 複数の画素からなる有効画素領域とデジ タルアナログ変換回路を含む駆動回路とが形成された第 1の基板と、前記第1の基板に対して所定の間隔をもっ て対向配置された第2の基板と、前記第1の基板と前記 20 第2の基板との間に保持された液晶層とを具備する液晶 表示装置であって、

前記デジタルアナログ変換回路は、nビット(nは2以 上の整数)のデータ信号の各ビットの論理に対応した極 性のn個のアナログスイッチが互いに直列に接続されて なり、かつ2"本の基準電圧線と画素部のコラム線との 間にそれぞれ接続された2"個の階調選択ユニットを有 することを特徴とする液晶表示装置。

【請求項5】 前記有効画素領域の各画素は、液晶セル の対向電極に共通に印加されるコモン電圧を1水平期間 30 どとに反転させるコモン反転駆動によって駆動されると とを特徴とする請求項4記載の液晶表示装置。

【請求項6】 前記駆動回路は、複数の転送段からな り、スタート信号に応答してシフト動作を行うことによ って各転送段から順にサンブリングパルスを出力するシ フトレジスタと、前記シフトレジスタの各転送段から出 力されるサンプリングパルスに同期してデータ信号を順 次サンプリングしてラッチする第1のラッチ回路と、前 記第1のラッチ回路によってサンプリングされた信号を ラッチした信号を前記デジタルアナログ変換回路へ供給 する第2のラッチ回路とを具備し、

前記シフトレジスタは、前記スタート信号をレベルシフ トして初段の転送段に供給する第1のレベルシフト回路 と、クロック信号をレベルシフトして各段の転送段に供 給する第2のレベルシフト回路とを有するとともに、前 記第1,第2のレベルシフト回路が、CMOSラッチセ ルを基本構成とし、前記CMOSラッチセルの2つの入 力部と2つの入力信号源との間にそれぞれ挿入された抵 抗素子を有し、

前記第1のラッチ回路は、CMOSラッチセルを基本構 成とし、前記CMOSラッチセルの2つの入力部と2つ の入力信号線との間にそれぞれ接続された第1のスイッ チと、前記CMOSラッチセルの電源側と電源ラインと の間に接続された第2のスイッチと、前記第1のスイッ チと前記第2のスイッチとを相補的にスイッチング制御 する制御手段とを備えており、

前記第2のラッチ回路は、CMOSラッチセルを基本構 成とし、前記СМОSラッチセルの正電源側および負電 のMOSトランジスタからなることを特徴とする請求項 10 源側の少なくとも一方に設けられて、電源電圧が異なる 第1, 第2の電源をそれぞれ選択する第1, 第2のスイ ッチと、前記СМОSラッチセルのラッチ動作および出 力動作の各期間に応じて前記第1,第2のスイッチをス イッチング制御する制御手段とを備えていることを特徴 とする請求項4記載の液晶表示装置。

> 【請求項7】 前記駆動回路は、前記第2のラッチ回路 と前記デジタルアナログ変換回路との間に、前記第2の ラッチ回路でラッチされた信号をレベルシフトして前記 デジタルアナログ変換回路に供給するレベルシフト回路 を具備し、

> 前記レベルシフトは、CMOSラッチセルを基本構成と し、前記CMOSラッチセルの2つの入力部と2つの入 力信号源との間にそれぞれ挿入された抵抗素子を有する ことを特徴とする請求項6記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、デジタルアナログ 変換回路およびこれを搭載した液晶表示装置(LCD; Liquid Crystal Display) に関し、特に基準電圧選択型 のデジタルアナログ変換回路およびこのデジタルアナロ グ変換回路を含む駆動回路が各画素のスイッチング素子 としてポリシリコンTFT (thin film transistor:薄 膜トランジスタ)がマトリクス状に配列された基板上に 一体形成してなるいわゆる駆動回路一体型液晶表示装置 に関する。

[0002]

【従来の技術】デジタルインターフェース駆動回路を、 TFTで画素部と同一の基板上に一体形成してなる駆動 回路一体型液晶表示装置の従来例を図34に示す。同図 各コラム線に対応して1水平期間ごとにラッチし、その 40 において、画素がマトリクス状に配列されてなる有効画 素領域701に対して、その上下に第1. 第2の水平駅 動系702,703が配され、また例えば図の左側に垂 直駆動系704が配され、TFTで有効画素領域701 と共に同一基板(以下、LCDパネルと称す)上に一体 形成された構成となっている。

> 【0003】第1の水平駆動系702は、水平シフトレ ジスタ721、サンプリング&第1ラッチ回路722、 第2ラッチ回路723 およびDA(デジタルアナログ) 変換回路724によって構成されている。第2の水平駆 50 動系703も第1の水平駆動系702と同様に、水平シ

フトレジスタ731、サンプリング&第1ラッチ回路7 32、第2ラッチ回路733およびDA変換回路734 によって構成されている。垂直駆動系74は、垂直シフ トレジスタ741によって構成されている。

[0004]

【発明が解決しようとする課題】ここで、上記構成の駆 動回路一体型液晶表示装置を作成したときに大きな問題 となるのが、LCDパネル上に駆動回路を一体形成する 領域面積、即ち有効画素領域701の周辺部の領域(以 換回路724,734の回路面積は、LCDパネルの額 縁の大きさを決める際の重要なポイントとなる。駆動回 路一体型液晶表示装置のDA変換回路としては、基準電 圧選択型が広く用いられる。その理由は、出力電位のば らつきが小さいためである。

【0005】図35に、基準電圧選択型DA変換回路の 回路構成の一例を示す。この回路例では、3ビット8階 調のDA変換回路構成の場合を示している。とのDA変 換回路は、図35から明らかなように、選択スイッチ7 05、ラッチ回路706およびデコード回路707から 20 なる階調選択ユニット708-0~708-7を、各階調 (基準電圧Vref0~Vref7) どとに設けた構成 となっている。

【0006】しかしながら、かかる構成の基準電圧選択 型DA変換回路では、各階調ごとにラッチ回路706お よびデコード回路707が設けられていることから、図 35の回路構成から明らかなように、回路を構成する素 子数が非常に多くなるため、多階調のDA変換回路をT FTで一体形成しようとすると、非常に大きな回路面積 が必要となり、結果として、液晶表示装置に搭載する際 30 ジスタ)で有効画素領域11と同一の基板(第1の基 に、LCDバネルの額縁が大きくなり、デバイス全体の 小型化の妨げとなるという課題がある。

【0007】一方、回路面積の縮小化を図るために、基 **準電圧選択型DA変換回路にスイッチド・キャパシタを** 組み合わせた回路構成を採ることも考えられる。しか し、この回路構成の場合には、バッファ回路を必要とす るために、バッファ回路で消費する分だけシステム全体 の消費電力の増大を招くという課題がある。

【0008】本発明は、上記課題に鑑みてなされたもの 数が少なくて済み、しかも消費電力を増やすことなく、 LCDパネルの額縁の狭幅化に寄与できるDA変換回路 およびこれを搭載した液晶表示装置を提供することにあ る。

[0009]

【課題を解決するための手段】本発明によるDA変換回 路は、nビット(nは2以上の整数)のデータ信号の各 ビットの論理に対応した極性のn個のアナログスイッチ が互いに直列に接続されてなり、かつ2"本の基準電圧 線の各々と出力線との間にそれぞれ接続された2"個の 50 から構成されている。この画案構造において、各画案2

階調選択ユニットを有する構成となっている。そして、 この基準電圧選択型 D A 変換回路は、駆動回路一体型液 晶表示装置に、その駆動回路の一部を構成するDA変換 回路として搭載される。

【0010】上記構成のDA変換回路およびこれを搭載 した液晶表示装置において、データ信号の各ビットの論 理に対応した極性のn個のアナログスイッチが互いに直 列に接続された構成の階調選択ユニットが、基準電圧線 と画素部のコラム線との間に接続されることで、データ 下、これを額縁と称す)の大きさである。特に、DA変 10 信号をデコードするデコード回路と、そのデコード出力 に基づいて対応する基準電圧を選択する選択スイッチと を同一トランジスタで形成可能となる。したがって、そ の分だけ回路を構成する素子数が少なくて済むことにな る。

[0011]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。図1は、本発明の一 実施形態に係る駆動回路一体型液晶表示装置のシステム 構成を示すブロック図である。図1において、画素がマ トリクス状に配列されてなる有効画素領域11に対し て、その上下に第1, 第2の水平駆動系12, 13が配 され、また例えば図の左側に垂直駆動系14が配されて

【0012】なお、水平駆動系については、必ずしも有 効画素領域11の上下に配置する必要はなく、上下の一 方側だけの配置であっても良い。また、垂直駆動系につ いては、図の右側の配置であっても、また左右両側の配 置であっても良い。そして、第1, 第2の水平駆動系1 13および垂直駆動系14は、TFT(薄膜トラン 板)上に一体形成されている。この基板に対して、第2 の基板 (図示せず) が所定の間隔をもって対向配置され ている。そして、両基板間には液晶層が保持されてい る。

【0013】第1の水平駆動系12は、水平シフトレジ スタ121、サンプリング&第1ラッチ回路122、第 2ラッチ回路123、レベルシフタ124およびDA変 換回路(DAC)125によって構成されている。第2 の水平駆動系13も第1の水平駆動系12と同様に、水 であり、その目的とするところは、回路を構成する素子 40 平シフトレジスタ131、サンプリング&第1ラッチ回 路132、第2ラッチ回路133、レベルシフタ134 およびDA変換回路135によって構成されている。垂 直駆動系14は、垂直シフトレジスタ141によって構 成されている。

> 【0014】図2に、有効画素領域11における各画素 20の構成の一例を示す。画素20は、スイッチング素 子であるTFT21と、このTFT21のドレイン電極 に画素電極が接続された液晶セル22と、TFT21の ドレイン電極に一方の電極が接続された補助容量23と

0のTFT21は、そのゲート電極が垂直選択線である 口一(行)線…, 24m-1, 24m, 24m+1, … に接続され、そのソース電極が信号線であるコラム (列) 線…, 25n-1, 25n, 25n+1, …に接 続されている。

【0015】また、液晶セル22の対向電極は、コモン 電圧VCOMが与えられるコモン線26に接続されてい る。ここで、液晶セル22の駆動法として、例えば、コ モン電圧VCOMを1H(1水平期間) どとに反転する いわゆるコモン反転駆動法が採られる。このコモン反転 10 た、図3では、あるコラム線25nに対応したDA変換 駆動法を用いることにより、コモン電圧VCOMの極性 が1Hごとに反転することから、第1, 第2の水平駆動 系12, 13の低電圧化が図れ、デバイス全体の消費電 力を低減できることになる。

【0016】次に、第1, 第2の水平駆動系12, 13 の各部の動作について説明する。なお、以下の説明で は、第1の水平駆動系12を例に採って説明するが、第 2の水平駆動系13についても全く同様のことが言え る。

【0017】第1の水平駆動系12において、水平シフ 20 トレジスタ121には、水平転送パルス1、即ち水平ス タートパルスHST1および水平クロックパルスHCK 1が与えられる。すると、水平シフトレジスタ121 は、水平スタートパルスHST1に応答して水平クロッ クパルスHCK 1の周期で水平走査を行う。サンプリン グ&第1ラッチ回路122は、水平シフトレジスタ12 1の水平走査に同期してデジタルデータを順次サンプリ ングし、さらにサンプリングしたデータをコラム線…, 25n-1, 25n, 25n+1, … Cとにラッチす

【0018】第2ラッチ回路123は、サンプリング& 第1ラッチ回路122でラッチされたコラム線に対応す るラッチデータを、1 H周期で与えられるラッチ信号に 応答して1日ごとに再ラッチする。レベルシフタ124 は、第2ラッチ回路123で再ラッチされたラッチデー タについて、その信号レベル (振幅)を所定のレベルに レベルシフトしてDA変換回路125に供給する。な お、このレベルシフタ124においてシフトするレベル については後述する。

【0019】一方、垂直駆動系14において、垂直シフ 40 トレジスタ141には、垂直転送パルス、即ち垂直スタ ートパルスVSTおよび垂直クロックパルスVCKが与 えられる。すると、垂直シフトレジスタ141は、垂直 スタートパルスVSTに応答して垂直クロックパルスV CKの周期で垂直走査を行うことで、有効画素領域11 に対して行単位で順次行選択信号を与える。

【0020】なお、第1, 第2の水平駆動系12, 13 のDA変換回路125, 135としては、レベルシフタ 124, 134でレベルシフトされたデータを受けて階

るコラム線へ出力する基準電圧選択型DA変換回路が用 いられる。この基準電圧選択型DA変換回路125,1 35の具体的な回路構成が、本発明の特徴とする部分で ある。

【0021】図3に、基準電圧選択型DA変換回路の基 本構成を示す。なお、ここでは、3ビット(b2, b 1, b0)のデジタルデータに対して、8(=2³)階 調の基準電圧Vref0~Vref7が用意されている 回路構成の場合を例に採って説明するものとする。ま 回路の回路構成を示しているが、当該DA変換回路は各 コラム線ごとに設けられるものである。

【0022】図3において、8階調の基準電圧Vref 0~Vref7に対して、8個の階調選択ユニット30 ~37が設けられている。これらの階調選択ユニット3 0~37は、デジタルデータの各ビット(b2, b1. b0)の論理に対応した極性(正極性/負極性)の3個 のアナログスイッチが互いに直列に接続された構成とな っている。すなわち、

【0023】階調選択ユニット30は、Vref0の基 準電圧線38-0とコラム線25nとの間に接続され、デ ータ"000"に対して3個の負極性のアナログスイッ チ301, 302, 303が互いに直列に接続された構 成となっている。階調選択ユニット31は、Vref1 の基準電圧線38-1とコラム線25nとの間に接続さ れ、データ"001"に対して2個の負極性のアナログ スイッチ311、312と1個の正極性のアナログスイ ッチ313が互いに直列に接続された構成となってい る。

30 【0024】階調選択ユニット32は、Vref2の基 準電圧線38-2とコラム線25nとの間に接続され、デ ータ"010"に対して負極性のアナログスイッチ32 1、正極性のアナログスイッチ322および負極性のア ナログスイッチ323が互いに直列に接続された構成と なっている。階調選択ユニット33は、Vref3の基 準電圧線38-3とコラム線25nとの間に接続され、デ ータ"011"に対して1個の負極性のアナログスイッ チ331と2個の正極性のアナログスイッチ332,3 33が互いに直列に接続された構成となっている。

【0025】階調選択ユニット34は、Vref4の基 準電圧線38-4とコラム線25nとの間に接続され、デ ータ"100"に対して1個の正極性のアナログスイッ チ341と2個の負極性のアナログスイッチ342.3 43が互いに直列に接続された構成となっている。 階調 選択ユニット35は、Vref5の基準電圧線38-5と コラム線25nとの間に接続され、データ"101"に 対して正極性のアナログスイッチ351、負極性のアナ ログスイッチ352および正極性のアナログスイッチ3 53が互いに直列に接続された構成となっている。

調数分の基準電圧から目的の基準電圧を選択して対応す 50 【0026】階調選択ユニット36は、Vref6の基

準電圧線38-6とコラム線25nとの間に接続され、デ ータ"110"に対して2個の正極性のアナログスイッ チ361、362と1個の負極性のアナログスイッチ3 63が互いに直列に接続された構成となっている。階調 選択ユニット37は、Vref7の基準電圧線38-7と コラム線25 n との間に接続され、データ"111"に 対して3個の正極性のアナログスイッチ371、37 2,373が互いに直列に接続された構成となってい

【0027】図4は、図3に示した基本構成の基準電圧 10 なっている。 選択型DA変換回路125を実現する具体的な回路構成 の一例を示す回路図であり、図3と同等部分には同一符 号を付して示してある。8階調分の階調選択ユニット3 0~37の各3個のアナログスイッチとして、デジタル データの各ピット(b2, b1, b0)の論理に対応し た導電型(Nチャネル/Pチャネル)のMOSトランジ スタを用いた構成となっている。

【0028】図4において、階調選択ユニット30は、 データ "000" に対応した共にPチャネルのMOS (以下、PMOSと記す)トランジスタQp301,Q20る。これは、以下の理由による。 p302, Qp303&P+Dグスイッチ301, 30 2,303として用い、これらをシリーズに配置して作 成された構成となっている。階調選択ユニット31は、 データ "001" に対応したPMOSトランジスタQp 311, Qp312およびNチャネルのMOS(以下、 NMOSと記す) トランジスタQn313をアナログス イッチ311、312、313として用い、これらをシ リーズに配置して作成された構成となっている。

【0029】階調選択ユニット32は、データ"01 0"に対応したPMOSトランジスタQp321、NM 30 ランジスタの構造と比較してさらに詳述する。ことで OSトランジスタQn322およびPMOSトランジス タQp323をアナログスイッチ321, 322, 32 3として用い、これらをシリーズに配置して作成された 構成となっている。階調選択ユニット33は、データ "011" に対応したPMOSトランジスタQp331

およびNMOSトランジスタQn332、Qn333を アナログスイッチ331,332,333として用い、 これらをシリーズに配置して作成された構成となってい る。

【0030】階調選択ユニット34は、データ"10 0"に対応したNMOSトランジスタQn341および PMOSトランジスタQp342, Qp343をアナロ グスイッチ341,342,343として用い、これら をシリーズに配置して作成された構成となっている。階 調選択ユニット35は、データ"101"に対応したN MOSトランジスタQn351、PMOSトランジスタ Qp352 およびNMOSトランジスタQn353をア ナログスイッチ351、352、353として用い、と れらをシリーズに配置して作成された構成となってい る。

【0031】階調選択ユニット36は、データ"11 0" に対応したNMOSトランジスタQn 3 6 1. Qn 362およびPMOSトランジスタQp363をアナロ グスイッチ361,362,363として用い、これら をシリーズに配置して作成された構成となっている。階 調選択ユニット37は、データ"111"に対応した共 にNMOSトランジスタQn371、Qn372、Qn 373をアナログスイッチ371,372,373とし て用い、これらをシリーズに配置して作成された構成と

【0032】上記構成の基準電圧選択型DA変換回路1 25では、nビット(n≥2)のデジタルデータの各ビ ットの論理に対応した極性のn個のアナログスイッチの 各々を、1個のPMOSトランジスタまたは1個のNM OSトランジスタを用いて作成し、PMOSトランジス タおよびNMOSトランジスタの組み合わせで、目的の 階調に対応する2"個の階調選択ユニットを構成してい るので、小面積で多階調のDA変換回路を実現でき、結 果として、非常に狭幅な額縁のLCDパネルを実現でき

【0033】 ②図35に示す従来回路における選択スイ ッチ705とデコード回路707が、同一のトランジス タで形成されることから、回路を構成する素子数が非常 に少なくて済むためである。

②TFT回路には素子分離のためのウェルが存在しな く、スイッチとなるPMOSトランジスタとNMOSト ランジスタとを近接して連続形成できることから、回路 の占有面積が非常に小さくて済むためである。

【0034】上記理由のについて、単結晶シリコン・ト は、1個のNMOSトランジスタと1個のPMOSトラ ンジスタとをシリーズに配置して形成する場合を例に採 って考えるものとする。

【0035】先ず、単結晶シリコン・トランジスタの構 造を考えると、図5に示すように、P形シリコン基板4 1の基板表面側に、一定の間隔をもってN・拡散領域4 2. 43が形成され、これらN・拡散領域42, 43間 のチャネルの上方にゲート絶縁膜44を介してゲート電 極45が配されることで、NMOSトランジスタが形成 40 される。 ととで、 N* 拡散領域 4 2 がドレイン/ソース 領域となり、N・拡散領域43がソース/ドレイン領域

【0036】一方、NMOSトランジスタに隣接してP MOSトランジスタを形成するために、N形不純物の導 入による素子分離用のNウェル46が形成される。そし て、とのNウェル46内の基板表面側に、一定の間隔を もってP* 拡散領域47, 48が形成され、これらP* 拡散領域47,48間のチャネルの上方にゲート絶縁膜 44を介してゲート電極49が配されることで、PMO 50 Sトランジスタが形成される。 CCで、P・拡散領域 4

7がソース/ドレイン領域となり、P・拡散領域48が ドレイン/ソース領域となる。

9

【0037】そして、両トランジスタをシリーズに配置 するために、NMOSトランジスタのソース/ドレイン 領域となるN'拡散領域43とPMOSトランジスタの ソース/ドレイン領域となるP・拡散領域47とが、層 間絶縁膜49を通してアルミニウム(A1)配線50に よって接続される。また、NMOSトランジスタのドレ イン/ソース領域となるN・拡散領域42にはA1電極 ース領域となるP・拡散領域48にはA1電極52が接 続される。

【0038】続いて、例えばボトムゲート型のポリシリ コン(多結晶シリコン)・TFTの構造を考えると、図 6に示すように、ガラス基板53上に一定の距離をおい てゲート電極54,55が形成され、その上にゲート絶 縁膜56を介してポリシリコン層57が形成される。

【0039】そして、ゲート電極54,55の側方のシ リコン酸化膜56上に、NMOSトランジスタのドレイ ン/ソース領域となる拡散層58、NMOS, PMOS 20 トランジスタの双方のソース/ドレイン領域となる拡散 層59およびPMOSトランジスタのドレイン/ソース 領域となる拡散層60が形成される。拡散層58,60 には、層間絶縁膜61を通してA1電極62,63がそ れぞれ接続される。

【0040】図5のトランジスタ構造と図6のトランジ スタ構造との対比から明らかなように、ポリシリコン・ TFTの場合には、単結晶シリコン・トランジスタの場 合のような素子分離のためのウェル(46)が存在しな いため、NMOSトランジスタとPMOSトランジスタ 30 とを近接して連続形成が可能となり、結果として、回路 の占有面積が非常に小さくて済むのである。

【0041】ところで、コモン (VCOM) 反転駆動を 用いた液晶表示装置において、例えば0V~5Vのレベ ル範囲の基準電圧を選択するDA変換回路では、上述し たように、アナログスイッチとしてMOSトランジスタ を用いた場合に、選択される基準電圧のダイナミックレ ンジを確保するためには、PMOSトランジスタの閾値 をVthp、NMOSトランジスタの閾値をVthnと 以下でなければならず、高レベル側は5V+Vthn以 上でなければならない。

【0042】このように、選択データ信号の振幅を、基 準電圧のレベル範囲に対してPMOSトランジスタの閾 値Vthpだけ低く、かつNMOSトランジスタの閾値 Vthnだけ高いレベル範囲(上記の例では、OV-V thp~5V+Vthn)以上に設定する必要があると とから、図1のシステム構成において、本実施形態で は、DA変換回路125, 135の前段にレベルシフタ

レベルシフタ124、134でのレベルシフトによって 選択データ信号の上記振幅を達成する構成を採ってい

【0043】との構成によれば、サンプリング&第1ラ ッチ回路122,132の電源電圧を高く設定すること なく、小面積の基準電圧選択型DA変換回路を実現でき ることになる。ただし、元々の選択データ信号の振幅が 上記の条件を満足するものである場合には、レベルシフ タ124, 134を設けなくても、選択される基準電圧 51が接続され、PMOSトランジスタのドレイン/ソ 10 のダイナミックレンジを確保することができることは明 らかである。

> 【0044】 ここで、レベルシフタ124、134とし て用いるレベルシフト回路の具体的な回路構成について 説明する。

【0045】図7は、レベルシフト回路の第1実施例を 示す回路図である。との第1実施例に係るレベルシフト 回路は、各々のゲートおよびドレインがそれぞれ共通に 接続されたNMOSトランジスタQn 11およびPMO SトランジスタQp11からなるCMOSインパータ7 1と、各々のゲートおよびドレインがそれぞれ共通に接 続されたNMOSトランジスタQn12およびPMOS トランジスタQp12からなるCMOSインバータ72 とが、電源VDDとグランドとの間に互いに並列に接続 されてなるСМОSラッチセル70を基本構成としてい

【0046】このCMOSラッチセル70において、C MOSインバータ71の入力端(即ち、MOSトランジ スタQnll, Qpllのゲート共通接続点)と、CM OSインバータ72の出力端(即ち、MOSトランジス タQn12, Qp12のドレイン共通接続点)とが接続 され、さらにСМОSインバータ72の入力端(即ち、 MOSトランジスタQn12, Qp12のゲート共通接 続点)とCMOSインバータ71の出力端(即ち、MO SトランジスタQn11, Qp11のドレイン共通接続 点)とが接続されている。

【0047】また、CMOSインバータ71の入力端と 第1回路入力端子73との間に抵抗素子R11が、CM OSインバータ72の入力端と第2回路入力端子74と の間に抵抗素子R12がそれぞれ接続されている。さら すると、選択データ信号の低レベル側はOV-Vthp 40 に、CMOSインバータ71の入力端と電源VDDとの 間に抵抗素子R13が、CMOSインバータ72の入力 端と電源VDDとの間に抵抗素子R14がそれぞれ接続 されている。また、抵抗素子R12, R14の共通接続 点であるノード②と第1回路出力端子75との間にイン バータ77が、抵抗素子R11, R12の共通接続点で あるノードのと第2回路出力端子76との間にインバー タ78がそれぞれ接続されている。

【0048】上記構成の第1実施例に係るレベルシフト 回路において、第1回路入力端子73には例えば3V程 (レベルシフト回路) 124、134を配置し、これら 50 度の振幅Vpの信号inlが入力され、第2回路入力端 子74には入力信号inlの反転の信号in2が入力さ れるものとする。

11

【0049】 ここで、例えば、入力信号inlが論理 "1" (= V p)、入力信号 i n 2 が論理 "0" (= 0 V) の場合の回路動作を例にとって図8のタイミングを 用いて説明すると、CMOSラッチセル70において、 NMOSトランジスタQnllがオン状態となるため、 電源VDD→抵抗索子R14→ノード②→NMOSトラ ンジスタQn11→グランドの経路で電流が流れ、同時 にPMOSトランジスタQp12がオン状態となるた め、電源VDD→PMOSトランジスタQp12→ノー ドΦ→抵抗索子R11→第2回路入力端子73の経路で 電流が流れる。

【0050】このとき、抵抗素子R11, R14で電圧 降下が生じ、その電圧降下分だけノードの、2の電位が 上昇する。すなわち、ノードの、②の電位は、DCシフ トする。ここで、ノード①の方がノード②よりもシフト 量が大きいため、ノードΦ, ②では入力信号in1, i n2の振幅差よりも大きな振幅差が得られることにな

【0051】また、抵抗素子R13, R14は、ノード ①、②をバイアスすることにより、CMOSインバータ 71,72の動作点をより明確にする作用をなす。そし て、ノード②の電位はインバータ77で反転されて第1 回路出力端子75からVDDの振幅の出力信号 outと して導出され、ノードの電位はインバータ78で反転 されて第2回路出力端子76から出力信号outの反転 信号xoutとして導出される。

【0052】上述した回路動作によって、振幅Vpが例 えば3Vの入力信号inl,in2が、電源電圧VDD 30 【0058】とのように、抵抗素子R11~R14をト の振幅の出力信号out, xoutにレベルシフトされ て導出されることになる。また、入力信号inlが論理 "0"、入力信号 i n 2 が論理 "0" のときには、上述 した動作と全く逆の動作によってレベルシフト動作が行 われることになる。

【0053】 このように、CMOSラッチセル70の2 つの入力部、即ちCMOSインバータ71,72の各入 力端と2つの入力信号源、即ち入力信号in1, in2 が入力される2つの回路入力端子73,74との間に抵 抗素子R11,R12を接続し、入力信号inl,in 40 同等部分には同一符号を付して示している。との変形例 2をDCシフトしてCMOSラッチセル70の2つの入 力部に与えるようにしたことにより、CMOSラッチセ ル70を構成する各トランジスタをオンさせるのに十分 な電圧を得ることができるため、閾値Vthが大きいデ バイス、例えばTFTを用いた回路であっても、安定し たレベルシフト動作を高速にて実現できる。

【0054】しかも、CMOSラッチセル70の基本回 路に対して抵抗索子を付加するのみで良いため小面積で 実現できるとともに、電源電圧VDDを下げてもレベル シフト動作を確実に行うことができるため低消費電力化 50 印加されるようになっている。

を図ることができる。さらには、CMOSラッチセル7 0の2つの入力部と電源VDDとの間にも抵抗素子R1 R14を接続し、ノードの、②をバイアスするよう にしたことにより、CMOSインバータ71,72の動 作点をより明確にすることができるので、より安定した レベルシフト動作を実現できる。

【0055】なお、第1実施例に係るレベルシフト回路 では、入力信号in2として、入力信号in1の反転信 号を入力とするとしたが、入力信号 in 1の論理を判別 10 することができれば良い訳であるから、必ずしも反転信 号である必要はなく、OVから電源電圧VDDまでの範 囲内の任意の直流電圧を、その判別の基準電圧Vref として用いるようにすることも可能である。図9に、入 力信号in2として基準電圧Vref(0≦Vref≦ VDD) を入力した場合のタイミングチャートを示す。 【0056】また、図7の回路例では、非反転と反転の 2つの出力信号 out, xoutを導出する構成となっ ているが、いずれか一方の出力信号のみを導出する構成 であっても良い。この場合には、2つのインバータ7 7.78のうちの一方が不要になる。

【0057】図10は、第1実施例に係るレベルシフト 回路の変形例を示す回路図であり、図中、図7と同等部 分には同一符号を付して示している。との変形例に係る レベルシフト回路では、図7の抵抗素子R11、R12 として、各ゲートが電源VDDに接続されたNMOSト ランジスタQn 13, Qn 14を用い、抵抗素子R 1 3, R14として、各ゲートがグランドに接続されたP MOSトランジスタQp13, Qp14を用いた構成と なっている。

ランジスタで実現した場合にも、その回路の動作は図7 の回路の場合と同じである。また、タイミング例につい ても図8および図9と同じである。なお、本変形例で は、抵抗素子R11, R12をNMOSで、抵抗素子R 13、R14をPMOSで実現しているが、これら抵抗 索子と等価な形になるようにトランジスタを配置すれ ば、各トランジスタの極性はどちらでも構わない。

【0059】図11は、第1実施例に係るレベルシフト 回路の他の変形例を示す回路図であり、図中、図10と に係るレベルシフト回路では、図10の回路において、 NMOSトランジスタQn 13, Qn 14およびPMO SトランジスタQp13、Qp14を、コントロール信 号CNTLによってスイッチングする構成となってい る。すなわち、図示せぬ制御回路から制御端子79に入 力されるアクティブ "H" のコントロール信号CNTL が、NMOSトランジスタQnl3, Qnl4の各ゲー トに印加されるとともに、インバータ79で反転されて PMOSトランジスタQp13, Qp14の各ゲートに

【0060】 このように、CMOSラッチセル70の各 トランジスタQn13, Qn14, Qp13, Qp14 を、コントロール信号CNTLによってスイッチングす る構成をとることで、本レベルシフト回路をレベルシフ トの必要なときにのみアクティブにし、レベルシフトの 必要のないときにはデータ、即ち入力信号inl,ln 2の論理状態を保持する、いわゆるラッチ兼用型のレベ ルシフト回路を実現できることになる。

【0061】なお、本例では、抵抗素子R11~R14 をトランジスタで実現した場合において、これらトラン 10 ジスタをスイッチング制御するとしたが、抵抗素子R1 1~R14として有限の抵抗値を持つスイッチを用い、 これらスイッチをスイッチング制御するようにしても、 同様の作用効果を得ることができる。

【0062】図12は、第1実施例に係るレベルシフト 回路のさらに他の変形例を示す回路図であり、図中、図 11と同等部分には同一符号を付して示している。この 変形例に係るレベルシフト回路では、図11の回路にさ らにCMOSラッチセル70の初期値を決めるためのリ ット回路81は、電源VDDとノード②との間に接続さ れたPMOSトランジスタQp15によって構成され、 このPMOSトランジスタQp15のゲートがリセット 端子82に接続されている。

【0063】そして、リセット端子82には、リセット 信号Resetが与えられるようになっている。こと で、リセット信号Resetとしては、図13のタイミ ングチャートに示すように、電源電圧VDDよりも遅れ たタイミングで立ち上がる信号を用いるようにする。と のリセット信号Resetは、例えば図14に示すよう 30 に、電源電圧VDDをRC積分回路83で積分すること によって簡単に生成することが可能である。

【0064】とのように、図11の回路にさらにリセッ ト回路81を付加し、このリセット回路81に対して電 源電圧VDDよりも遅れたタイミングで立ち上がるリセ ット信号Resetを与えるようにすることにより、電 源立ち上げ時のCMOSラッチセル70内の初期値を決 定することができる。このリセット動作により、本例の 場合は、図13のタイミングチャートから明らかなよう に、電源立ち上げ時の初期状態でノード200電位が

"H" レベルとなり、出力信号 o u t が "L" レベルと なる。

【0065】図15は、レベルシフト回路の第2実施例 を示す回路図である。との第2実施例に係るレベルシフ ト回路は、各々のゲートおよびドレインが共通に接続さ れたNMOSトランジスタQn21およびPMOSトラ ンジスタQp21からなるCMOSインバータ85と、 各々のゲートおよびドレインが共通に接続されたNMO SトランジスタQn22およびPMOSトランジスタQ p22からなるCMOSインバータ86とが、電源VD 50 入力端の電位はインバータ92で反転されて第2回路出

Dとグランドとの間に互いに並列に接続されてなるCM OSラッチセル84を基本回路とした構成となってい

【0066】CのCMOSラッチセル84において、C MOSインバータ85の入力端(即ち、MOSトランジ スタQn21, Qp21のゲート共通接続点)と、CM OSインバータ86の出力端(即ち、MOSトランジス タQn22, Qp22のドレイン共通接続点)とが接続 され、さらにCMOSインバータ86の入力端(即ち、 MOSトランジスタQn22、Qp22のゲート共通接 続点)とCMOSインバータ85の出力端(即ち、MO SトランジスタQn21, Qp21のドレイン共通接続 点)とが接続されている。

【0067】また、CMOSインバータ85の入力端と 第1回路入力端子87との間に抵抗素子R21が、CM OSインバータ86の入力端と第2回路入力端子88と の間に抵抗素子R22がそれぞれ接続されている。CM OSインバータ86の入力端と第1回路出力端子89と の間にインバータ91が、CMOSインバータ85の入 セット回路81を付加した構成となっている。とのリセ 20 力端と第2回路出力端子90との間にインバータ92が それぞれ接続されている。

> 【0068】上記構成の第2実施例に係るレベルシフト 回路において、第1回路入力端子87には例えば3V程 度の振幅Vpの信号in1が入力され、第2回路入力端 子88には入力信号inlの反転の信号in2が入力さ れるものとする。

【0069】ここで、例えば、入力信号inlが論理 "1"、入力信号in2が論理"0"の場合の回路動作 を例にとると、CMOSラッチセル84において、NM OSトランジスタQn21がオン状態となるため、電源 VDD→PMOSトランジスタQp21→NMOSトラ ンジスタQn21→グランドの経路で電流が流れ、同時 にPMOSトランジスタQp22がオン状態となるた め、電源VDD→PMOSトランジスタQp22→抵抗 素子R21→第2回路入力端子87の経路で電流が流れ る。

【0070】とのとき、抵抗素子R21で電圧降下が生 じ、その電圧降下分だけCMOSインバータ85の入力 端の電位が上昇する。すなわち、CMOSインパータ8 40 5の入力電位は、大きくDCシフトする。一方、CMO Sインバータ86の入力電位は、PMOSトランジスタ Qp21から流れ出る電流が少ないため、ほとんどDC シフトしない。

【0071】 これにより、CMOSインバータ85、8 6の各入力端では入力信号inl,in2の振幅差より も大きな振幅差が得られることになる。そして、CMO Sインバータ86の入力端の電位はインバータ91で反 転されて第1回路出力端子89からVDDの振幅の出力 信号outとして導出され、CMOSインバータ85の

力端子90から出力信号outの反転信号xoutとし て導出される。

【0072】上述した回路動作により、第1実施例に係 るレベルシフトレジスタ回路の回路動作の場合と同様 に、振幅Vpが例えば3Vの入力信号inl, in2が 電源電圧VDDの振幅の出力信号out,xoutにレ ベルシフトされて導出されることになる。また、入力信 号in1が論理"0"、入力信号in2が論理"0"の ときには、上述した動作と全く逆の動作によってレベル シフトが行われることになる。

【0073】なお、第2実施例に係るレベルシフト回路 の場合にも、入力信号 in 2の代わりに、0 Vから電源 電圧VDDまでの範囲内の任意の直流電圧を、その判別 の基準電圧Vrefとして用いることが可能であり、ま た非反転と反転の2つの出力信号out, xoutのう ちのいずれか一方のみを導出する構成とすることが可能 である。

【0074】図16は、第2実施例に係るレベルシフト 回路の変形例を示す回路図であり、図中、図15と同等 るレベルシフト回路では、図15の抵抗素子R21, R 22として、各ゲートが電源VDDに接続されたNMO SトランジスタQn23、Qn24を用いた構成となっ ている。このように、抵抗素子R21、R22をトラン ジスタで実現した場合にも、その回路の動作は図15の 回路の場合と同じである。また、この図16の回路につ いても、図11や図12の変形例と同様の変形が可能で ある。

【0075】次に、水平シフトレジスタ121, 131 の具体的な構成について説明する。図17は、水平シフ 30 トレジスタ121、131の構成の一例を示すブロック 図である。

【0076】 ことでは、簡単のために、転送段が3段の シフトレジスタの例を示している。すなわち、3個のD - FF (フリップフロップ) 93-1, 93-2, 93-3が 縦続接続されている。そして、初段のD-FF93-1の D(データ)入力側にレベルシフト回路94が設けら れ、また各段のD-FF93-1, 93-2, 93-3の各C K(クロック)入力側にそれぞれレベルシフト回路95 -1, 95-2, 95-3が設けられている。

【0077】レベルシフト回路94は、例えば3V程度 の振幅の互いに逆相のスタート信号ST、XSTを電源 電圧VDDの振幅の信号にレベルシフトし、これを初段 のD-FF93-1のD入力として与えるためのものであ る。レベルシフト回路95-1、95-2、95-3は、例え ば3 V程度の振幅の互いに逆相のクロック信号CK, X CKを電源電圧VDDの振幅の信号にレベルシフトし、 これを各段のD - FF93-1, 93-2, 93-3の各CK 入力として与えるためのものである。

【0078】上記構成の水平シフトレジスタ121、1 50 一体型液晶表示装置を実現できる。

31において、レベルシフト回路94, 95-1, 95-2, 95-3として、例えば、図11に示した構成のレベ ルシフト回路を用いている。そして、レベルシフト回路 94には、スタート信号ST, XSTが入力信号in 1, in 2 として入力され、電源電圧 V D D がコントロ ール信号CNTLとして入力される。すなわち、レベル シフト回路94は、コントロール信号CNTLが電源電 圧V D D であることにより、当該回路は常時アクティブ の状態にあるため、レベルシフタとしてのみ機能すると 10 とになる。

16

【0079】一方、レベルシフト回路95-1, 95-2, 95-3には、クロック信号CK、XCKが入力信号in 1, in 2 として入力され、自段のシフトパルス(Q出 力)と前段のシフトパルス(自段のD入力)を2入力と するORゲート96-1, 96-2, 96-3の各出力がコン トロール信号CNTLとして入力される。すなわち、レ ベルシフト回路95-1, 95-2, 95-3は、自段のD・ FF93-1, 93-2, 93-3がシフト動作を行うときに のみ、即ち低電圧振幅のクロック信号CK、XCKを転 部分には同一符号を付して示している。この変形例に係 20 送に必要なときにのみレベルシフトを行い、それ以外の ときにはクロック信号CK、XCKをラッチして転送さ せないようにするラッチ兼用型として機能することにな

> 【0080】 このように、水平シフトレジスタ121, 131において、レベルシフト回路94、95-1、95 -2, 95-3として、図11に示した構成のレベルシフト 回路を用いることにより、当該レベルシフト回路は低電 圧振幅のスタート信号ST、XSTやクロック信号C K、XCKに対して安定したレベルシフト動作を高速に て実現できるため、D-FF93-1, 93-2, 93-3を 閾値Vthが大きいデバイス、例えばTFTを用いて構 成した場合であっても、安定した高速転送動作を実現で きることになる。

【0081】なお、本例では、レベルシフト回路94、 95-1, 95-2, 95-3として、図11に示した構成の レベルシフト回路を用いるとしたが、これに限られるも のではなく、図7、図10、図12、図15または図1 6 に示した構成のレベルシフト回路を用いることも可能 であり、上記の場合と同様の作用効果を得ることができ 40 る。

【0082】上述したように、駆動回路一体型液晶表示 装置において、水平駆動系12,13の水平シフトレジ スタ121,131として上記構成のシフトレジスタ、 即ち小面積で実現でき、低消費電力のシフトレジスタを 用いることにより、水平シフトレジスタ121、131 を含む水平駆動系12,13や垂直駆動系14などの駆 動回路を、有効画素領域11と同一基板上に作成する際 に、当該駆動回路を配する有効画素領域11の周辺領域 (額縁)を狭くできるとともに、低消費電力の駆動回路

【0083】しかも、上記構成のシフトレジスタの場合 には、先述したことから明らかなように、閾値Vthが 大きいデバイス、例えばTFTを用いた回路であって も、安定した高速転送動作を実現できるという利点もあ る。

17

【0084】次に、第1、第2の水平駆動系12、13 のサンプリング&第1ラッチ回路122,132として 用いるサンプリングラッチ回路の具体的な構成について 説明する。

実施例を示す回路図である。この第1実施例に係るサン プリングラッチ回路は、各々のゲートおよびドレインが それぞれ共通に接続されたNMOSトランジスタQn3 1およびPMOSトランジスタQp31からなるCMO Sインバータ101と、各々のゲートおよびドレインが それぞれ共通に接続されたNMOSトランジスタQn3 2およびPMOSトランジスタQp32からなるCMO Sインバータ102とが、電源電圧VDDの電源ライン 107とグランドとの間に互いに並列に接続されてなる ている。

【0086】CのCMOSラッチセル100において、 CMOSインバータ101の入力端(即ち、MOSトラ ンジスタQn31、Qp31のゲート共通接続点)と、 CMOSインバータ102の出力端(即ち、MOSトラ ンジスタQn32,Qp32のドレイン共通接続点)と が接続され、さらにCMOSインバータ102の入力端 (即ち、MOSトランジスタQn32,Qp32のゲー ト共通接続点) とCMOSインバータ101の出力端 イン共通接続点)とが接続されている。

【0087】また、CMOSインバータ101の入力端 と第1回路入力端子103との間にスイッチ105が、 CMOSインバータ102の入力端と第2回路入力端子 104との間にスイッチ106がそれぞれ接続されてい る。さらに、CMOSラッチセル100の電源側、即ち ノードAと電源ライン107との間にも、スイッチ10 8が接続されている。

【0088】スイッチ105、106はサンプリング端 て直接スイッチング制御され、スイッチ108はインバ ータ110を経たサンプリングパルスSPの反転パルス によってスイッチング制御される。また、CMOSイン バータ102の入力端であるノード②と第1回路出力端 子111との間にインパータ113が、CMOSインバ ータ101の入力端であるノード ひと第2回路出力端子 112との間にインバータ114がそれぞれ接続されて いる。

【0089】上記構成の第1実施例に係るサンプリング

は3 V程度の振幅Vpの信号inlが入力され、第2回 路入力端子104には0V以上Vp以下の電圧範囲内の 任意の直流電圧(基準電圧Vref)が信号in2とし て入力されるものとする。

18

【0090】 ここで、図19のタイミングチャートを用 いて回路動作を説明するに、サンプリング端子109か らアクティブ "H" のサンプリングパルスS Pが入力さ れると、スイッチ105, 106がオン(閉)状態とな り、これにより入力信号inl, in2は、CMOSラ 【0085】図18は、サンプリングラッチ回路の第1 10 ッチセル100のノードの、②に伝達される。このとき 同時に、サンプリングパルスSPの反転パルスによって スイッチ108がオフ(開)状態となるため、CMOS ラッチセル100の電源側(ノードA)が電源ライン1 07と切り離される。

【0091】次に、サンプリングパルスSPが消滅する と、CMOSラッチセル100のノードの、②が第1. 第2回路入力端子103、104と分断され、同時にC MOSラッチセル100の電源側が電源ライン107に 接続される。この瞬間のノードの、②の電圧に応じた比 比較器構成のCMOSラッチセル100を基本構成とし 20 較処理がCMOSラッチセル100によって行われ、か つラッチ動作が始まる。最終的に、ノードΦはサンプリ ングパルスSPの消滅した瞬間の入力信号inlの極性 にしたがって電源電圧VDDもしくはOVにラッチされ ることになる。このときノード②には、その逆極性の電 圧がラッチされる。

【0092】以上の回路動作により、振幅Vpが例えば 3 V程度の入力信号 i n 1 のデータが、サンプリングバ ルスSPに同期してサンプリングされ、かつノードのに 電源電圧VDDの振幅のデータとしてラッチされる。そ (即ち、MOSトランジスタQn 3 1、Qp 3 1 のドレ 30 して、ノード**②**のラッチデータは、インバータ 1 1 3 で 反転されて第1回路出力端子111から出力信号out として導出され、ノードΦのラッチデータは、インバー タ114で反転されて第2回路出力端子112から出力 信号outの反転信号xoutとして導出される。 【0093】上述したように、比較器構成のCMOSラ

ッチセル100を基本構成とし、このCMOSラッチセ ル100の2つの入力部 (ノードの、2)と、2つの入 力信号源(第1, 第2回路入力端子103, 104)と の間にそれぞれスイッチ105,106を接続するとと 子109から入力されるサンプリングパルスSPによっ 40 もに、CMOSラッチセル100の電源側(ノードA) と電源ライン107との間にもスイッチ108を接続 し、スイッチ105、106とスイッチ108とを相補 的にスイッチング制御することにより、スイッチ10 5, 106による入力信号 in 1, in 2のサンプリン グ期間にはCMOSラッチセル100に電流が流れず、 したがって動作時に流れる直流電流は極めて僅かである ため、本サンプリングラッチ回路での消費電力を低減で きる。

【0094】また、サンプリング期間が終了し、CMO ラッチ回路において、第1回路入力端子103には例え 50 Sラッチセル100にスイッチ108を通して電源電圧

VDDが供給された瞬間には、振幅Vpが例えば3V程 度の入力信号inlのデータが電源電圧VDDの振幅の データとしてラッチされることになるため、TFTのよ うな閾値Vthの大きなデバイスを用いて構成した回路 の場合であっても、安定したサンプリング&ラッチ動作 を実現できる。しかも、CMOSラッチセル100の基 本回路に対してスイッチ105, 106, 108等を付 加するだけで構成できるため、非常に少ない素子数にて 小面積でレベルシフト機能を持つサンプリングラッチ回 路を実現できる。

【0095】なお、本実施例に係るサンプリングラッチ 回路においては、入力信号in2として、0≦Vref ≦Vpの範囲の直流電圧(基準電圧) Vrefを入力す るとしたが、入力信号inlの論理を判別することがで きれば良い訳であるから、必ずしも直流電圧である必要 はなく、図20のタイミングチャートに示すように、入 力信号 in 1の反転信号を、その判別の基準信号として 用いるようにすることも可能である。この場合には、0 ≦Vref≦Vpの範囲の直流電圧を基準電圧とする場 くとれる利点がある。

【0096】また、図18の回路例では、非反転と反転 の2つの出力信号out, xoutを導出する構成とな っているが、いずれか一方の出力信号のみを導出する構 成であっても良い。この場合には、2つのインバータ1 13,114のうちの一方が不要になる。

【0097】図21は、第1実施例に係るレベルシフト 回路の変形例を示す回路図であり、図中、図18と同等 部分には同一符号を付して示している。この変形例に係 チ105、106としてNMOSトランジスタQn3 3, Qn34を用いるとともに、電源側のスイッチ10 8としてPMOSトランジスタQp33を用い、これら トランジスタの各ゲートに対してサンプリングパルスS Pを直接印加する構成となっている。

【0098】 このように、スイッチ105、106、1 08をトランジスタで実現した場合にも、その回路の動 作は図18の回路の場合と同じである。また、タイミン グ例についても図19および図20と同じである。な お、本変形例では、スイッチ105, 106をNMO S、スイッチ108をPMOSで実現しているが、サン ブリングパルスSPがアクティブ "L" の場合には、そ の極性は逆になることは明らかである。

【0099】図22は、サンプリングラッチ回路の第2 実施例を示す回路図である。この第2実施例に係るサン プリングラッチ回路は、各々のゲートおよびドレインが それぞれ共通に接続されたNMOSトランジスタQn4 1およびPMOSトランジスタQp41からなるCMO Sインパータ151と、各々のゲートおよびドレインが それぞれ共通に接続されたNMOSトランジスタQn4 50 これにより入力信号in1, in2は、CMOSラッチ

2およびPMOSトランジスタQp42からなるCMO Sインバータ152とが、電源ライン157とグランド との間に互いに並列に接続されてなる比較器構成のCM 〇Sラッチセル150を基本構成としている。

20

【0100】CのCMOSラッチセル150において、 CMOSインバータ151の入力端(即ち、MOSトラ ンジスタQn41、Qp41のゲート共通接続点)と、 CMOSインバータ152の出力端(即ち、MOSトラ ンジスタQn42, Qp42のドレイン共通接続点)と 10 が接続され、さらにСМОSインバータ152の入力端 (即ち、MOSトランジスタQn42, Qp42のゲー ト共通接続点) とСМОSインバータ151の出力端 (即ち、MOSトランジスタQn41、Qp41のドレ イン共通接続点)とが接続されている。

【0101】また、CMOSインバータ151の入力端 と第1回路入力端子153との間にスイッチ155が、 CMOSインバータ152の入力端と第2回路入力端子 154との間にスイッチ156がそれぞれ接続されてい る。さらに、СМОSラッチセル150の電源側、即ち 合よりも、入力信号inlの論理判別のマージンを大き 20 ノードAと電源ライン157との間にも、スイッチ15 8が接続されている。スイッチ155, 156はサンプ リング端子159から入力されるサンプリングバルスS Pによって直接スイッチング制御され、スイッチ158 はインバータ160を経たサンプリングパルスSPの反 転パルスによってスイッチング制御される。

【0102】また、CMOSインバータ152の入力端 であるノード②と第1回路出力端子161との間にイン バータ163が、CMOSインバータ151の入力端で あるノードのと第2回路出力端子162との間にインバ るレベルシフト回路では、図18の信号入力側のスイッ 30 ータ164がそれぞれ接続されている。インバータ16 3は、各ゲートおよびドレインがそれぞれ共通に接続さ れ、かつノードAとグランドとの間に接続されたP, N MOSトランジスタQp43、Qn43からなるCMO Sインバータ構成となっている。インバータ154も同 様に、各ゲートおよびドレインがそれぞれ共通に接続さ れ、かつノードAとグランドとの間に接続されたP, N MOSトランジスタQp44、Qn44からなるCMO Sインバータ構成となっている。

> 【0103】上記構成の第2実施例に係るサンプリング 40 ラッチ回路において、第1回路入力端子153には例え ぱ3 V程度の振幅Vpの信号inlが入力され、第2回 路入力端子154には0V以上Vp以下の範囲内の任意 の直流電圧が信号 i n 2 として入力されるものとする。 との第2実施例に係るサンプリングラッチ回路の回路動 作については、第1実施例に係るサンプリングラッチ回 路のそれと基本的に同じである。

【0104】すなわち、サンプリング端子159からア クティブ "H" のサンプリングパルスSPが入力される と、スイッチ155,156がオン(閉)状態となり、

セル150のノード①、②に伝達される。このとき同時 に、サンプリングパルスSPの反転パルスによってスイ ッチ158がオフ(開)状態となるため、CMOSラッ チセル150の電源側が電源ライン157と切り離され

【0105】次に、サンプリングパルスSPが消滅する と、CMOSラッチセル150のノードの、②が第1、 第2回路入力端子153,154と分断され、同時にC MOSラッチセル150の電源側が電源ライン157に 接続される。この瞬間のノードの、②の電圧に応じた比 10 較処理がCMOSラッチセル150によって行われ、か つラッチ動作が始まる。最終的に、ノードΦはサンプリ ングパルスSPの消滅した瞬間の入力信号inlの極性 にしたがって電源電圧VDDもしくはOVにラッチされ ることになる。このときノードのには、その逆極性の電 圧がラッチされる。

【0106】以上の回路動作により、振幅Vpが例えば 3 V程度の入力信号 i n l のデータが、サンプリングバ ルスSPに同期してサンプリングされ、かつノードのに 電源電圧VDDの振幅のデータとしてラッチされる。そ 20 して、ノード2のラッチデータは、インバータ163で 反転されて第1回路出力端子161から出力信号 out として導出され、ノードののラッチデータは、インバー タ164で反転されて第2回路出力端子162から出力 信号outの反転信号xoutとして導出される。

【0107】との第2実施例に係るサンプリングラッチ 回路の構成によれば、先述した第1実施例に係るサンプ リングラッチ回路による作用効果に加えて、СМОSイ ンバータ163,164に対する電源供給についてもC MOSラッチセル150と同様にスイッチング制御する 30 ことにより、CMOSインバータ163, 164に流れ る不要な電流を削減できるため、本サンプリングラッチ 回路での消費電力をさらに低減できる。

【0108】なお、第2実施例に係るサンプリングラッ チ回路の場合にも、図21に示した第1実施例の変形例 の場合のように、スイッチ155, 156, 158をト ランジスタで実現可能であり、また入力信号in2とし て入力信号inlの反転信号を用いたり、非反転と反転 の2つの出力信号out, xoutのうちのいずれかー 方のみを導出する構成とすることも可能である。

【0109】上述したように、駆動回路一体型液晶表示 装置において、第1, 第2の水平駆動系12, 13のサ ンプリング&第1ラッチ回路122,132として上記 構成の第1, 第2実施例に係るサンプリングラッチ回 路、即ち小面積で実現でき、低消費電力のサンプリング ラッチ回路を用いることにより、当該サンプリングラッ チ回路を含む第1, 第2の水平駆動系12, 13や垂直 駆動系14などの駆動回路を、有効画素領域11と同一 基板上に作成する際に、当該駆動回路を配する有効画素 領域11の額縁を狭くできるとともに、低消費電力の駆 50 に示すように、各サンプリングラッチ回路122-1, 1

動回路一体型液晶表示装置を実現できる。

【0110】しかも、上記構成のサンプリングラッチ回 路の場合には、先述したことから明らかなように、閾値 Vthが大きいデバイス、例えばTFTを用いた回路で あっても、安定したサンプリング&ラッチ動作を実現で きるという利点もある。

22

【0111】図23は、上記構成のサンプリングラッチ 回路を用いて構成されるサンプリング&第1ラッチ回路 の具体的な構成の一例を示すブロック図であり、例えば 3ビットのデジタルデータb0, b1, b2を入力とす る場合を示す。 ととでは、第1の水平駆動系12側のサ ンプリング&第1ラッチ回路122を示すが、第2の水 平駆動系13側のサンプリング&第1ラッチ回路132 についても、その構成は全く同じである。

【0112】図23から明らかなように、デジタルデー タb0, b1, b2の各ビットごとにサンプリングラッ チ回路122-1, 122-2, 122-3が設けられてい る。これらサンプリングラッチ回路122-1, 122-2, 122-3には、入力信号inlとしてデジタルデー 9b0, b1, b2の各ビットデータが入力され、入力 信号in2として基準電圧(直流電圧)Vrefが各回 路に共通に入力される。そして、水平シフトレジスタ1 21から出力されるサンプリングバルスSPにしたがっ て、低電圧振幅のデータ信号 b 0 , b 1 , b 2 のサンプ リングを行うようになっている。

【0113】 このサンプリングラッチ回路122-1, 1 22-2, 122-3の各々においてサンプリングされた信 号は、TFT回路に必要な髙電圧振幅の信号にレベルシ フトされかつラッチされる。 そして、 とのラッチされた 高電圧振幅の信号は、サンプリングラッチ回路122-1, 122-2, 122-3と同様にデジタルデータの各ビ ットごとに設けられた次段の第2ラッチ回路123-1, 123-2, 123-3により線順次処理され、図示せぬレ ベルシフト124 (図1参照)を経た後、DAコンバー タ125を通して有効画素領域11の対応するコラム線 に出力される。

【0114】 ここで、サンプリングラッチ回路122-1, 122-2, 122-3は非常に小面積の中に納め得る ことが要求される。1つのサンプリングラッチユニット 40 に割り当てられる水平方向の長さは、図1に示す駆動回 路一体型液晶表示装置の構成では、ドットピッチ/ビッ ト数となり、極めて短い。したがって、この条件を満足 できるサンプリングラッチ回路 1 2 2 -1, 1 2 2 -2, 1 22-3として、小面積で実現できる上記各実施例に係る サンプリングラッチ回路が非常に有効なものとなる。 【0115】なお、図23の回路例では、入力信号in 2として基準電圧(直流電圧) V r e f を各回路に共通 に入力する構成となっているが、第1実施例に係るサン プリングラッチ回路においても説明したように、図24

22-2, 122-3ごとに、データ信号り0, bl, b2 の反転信号xb0, xb1, xb2を入力することも可 能である。

【0116】図25は、図24の変形例を示すブロック 図であり、図中、図24と同等部分には同一符号を付し て示している。との変形例では、各サンプリングラッチ 回路122-1, 122-2, 122-3の電源側のスイッチ (図18のスイッチ108、図22のスイッチ158に 相当)を各回路122-1,122-2,122-3間で共用 し、このスイッチを例えばPMOSトランジスタQp4 10 5で実現した構成となっている。

【0117】上記の構成によれば、デジタルデータが例 えば3ビットの場合には、電源側のスイッチを2個削減 できることになるため、回路のさらなる小面積化が可能 となる。また、図23の回路例の場合と同様に、反転信 号xb0, xb1, xb2に代えて、直流電圧の基準電 圧Vrefを各サンプリングラッチ回路122-1,12 2-2. 122-3に共通の入力信号 in 2としても良い。 【0118】次に、第1, 第2の水平駆動系12, 13 の第2ラッチ回路123, 133として用いるラッチ回 20 路の具体的な構成について説明する。

【0119】図26は、ラッチ回路の第1実施例を示す 回路図である。との第1実施例に係るラッチ回路は、各 々のゲートおよびドレインがそれぞれ共通に接続された NチャネルMOSトランジスタQn51およびPチャネ ルMOSトランジスタQp51からなるCMOSインバ ータ171と、各々のゲートおよびドレインがそれぞれ 共通に接続されたNMOSトランジスタQn52および PMOSトランジスタQp52からなるCMOSインバ ータ172とが、互いに並列に接続されてなるCMOS 30 振幅で一旦CMOSラッチセル170にラッチされる。 ラッチセル170を基本構成としている。

[0120] COCMOS = 5CMOSインバータ171の入力端(即ち、MOSトラ ンジスタQn51, Qp51のゲート共通接続点)と、 CMOSインバータ172の出力端(即ち、MOSトラ ンジスタQn52, Qp52のドレイン共通接続点)と が接続され、さらにCMOSインバータ172の入力端 (即ち、MOSトランジスタQn52, Qp52のゲー ト共通接続点) とCMOSインパータ171の出力端 イン共通接続点)とが接続されている。

【0121】CMOSインバータ171の入力端と第1 回路入力端子173との間にスイッチ175が接続さ れ、CMOSインバータ172の入力端と第2回路入力 端子174との間にスイッチ176が接続されている。 また、СМОSインバータ172の出力端は第1回路出 力端子177に、CMOSインバータ171の出力端は 第2回路出力端子178にそれぞれ接続されている。そ して、これら回路出力端子177,178を通して互い に逆極性(逆相)の2つの出力信号outl,out2 50 る。そして、とのVDD~VSS2の振幅の信号が信号

が導出される。

【0122】とのCMOSラッチセル170の正電源 側、即ちノードAは正の電源電圧VDDの電源ライン1 79に直接接続されている。また、負電源側、即ちノー ドBはスイッチ180を介して負電源側電圧 (例えば、 グランドレベル) VSS1の電源ライン182に接続さ れるとともに、スイッチ181を介して電源電圧VSS 1よりも低い電源電圧(負電源電圧) VSS2の電源ラ イン183に接続されている。

24

と共に、図示せぬ制御回路から入力端子184に入力さ れるアウトプットイネーブルパルス o e 1 によってスイ ッチング制御される。一方、スイッチ181は、上記制 御回路から入力端子185に入力されるアウトブットイ ネーブルバルスoe2によってスイッチング制御され る。

【0124】上記構成の第1実施例に係るラッチ回路に おいて、第1回路入力端子173にはVDD~VSS1 の振幅を持つ信号inlが入力され、第2回路入力端子 174には入力信号 i n l の反転信号 i n 2 が入力され るものとする。 ととで、第1実施例に係るラッチ回路の 回路動作について、図27のタイミングチャートを用い て説明する。

【0125】先ず、アクティブ"H"のアウトプットイ ネーブルパルス ο e 1 が入力端子 17 4 に入力される と、これに応答してスイッチ175、176がオン (閉)状態となって入力信号inl, in2をサンプリ ングし、CMOSラッチセル170へ伝達する。これに より、入力信号in1, in2は、VDD~VSS1の 【0126】とのラッチ動作の期間では、スイッチ18 Oがアウトプットイネーブルパルス o e 1 に応答してオ ン状態にある一方、アウトブットイネーブルパルスoe 2がアウトプットイネーブルバルス o e 1 の逆極性 ("L" レベル) にあることから、スイッチ181がオ フ(開)状態にあるため、CMOSラッチセル170の 負電源側は電源電圧VSS1の電源ライン172に接続 されることになる。

【0127】次に、アウトブットイネーブルバルス0 e (即ち、MOSトランジスタQn51,Qp51のドレ 40 1が"L"レベルに遷移するとともに、アウトプットイ ネーブルパルスoe2が"H"レベルに遷移することに よって出力動作の期間に移行する。との期間では、スイ ッチ180がオフ状態、スイッチ181がオン状態とな るため、CMOSラッチセル170の負電源側は電源電 圧VSS2の電源ライン183に接続されることにな

> 【0128】 これにより、 CMOSラッチセル170に おいて、それまでVDD~VSS1の振幅でラッチされ ていた信号が、VDD~VSS2の振幅を持つことにな

(14)

outl, out2として出力されることになる。その 結果、VDD~VSS1の振幅を持つ信号in1, in 2をサンプリングラッチし、VDD~VSS2の振幅を 持つ信号outl,out2にレベル変換(レベルシフ ト) することができる。

【0129】上述したように、第1実施形態に係るラッ チ回路では、CMOSラッチセル170を基本構成と し、レベルシフト機能を持つラッチ回路において、CM OSラッチセル170の負電源側にVSS1電源とVS S2電源を選択する2つのスイッチ180、181を設 10 け、これらスイッチ180、181をCMOSラッチセ ル170のラッチ動作および出力動作の各期間に応じて スイッチング制御することにより、CMOSラッチセル 170がラッチ動作の期間ではVSS1電源で動作し、 出力動作の期間ではVSS2電源で動作することにな る。

【0130】とれにより、VSS1/VSS2の電源に 流れる電流を抑制することができ、特に出力負荷を充電 するための充電電流の多くはVDD電源からVSS1電 源に向かって流れるため、VSS2電源に流れる電流が 20 非常に少ない。しかも、少ない回路素子数でラッチ動作 およびレベルシフト動作を実現できるとともに、低電圧 振幅の信号で強制的に高電圧振幅の信号用のラッチを書 き換える必要がなく、前段の信号バッファのサイズが小 さくて済むため、小面積化のレベルシフト機能付きラッ チ回路を実現できる。

【0131】図28に、別のタイミング例を示す。図2 8のタイミング例では、アウトプットイネーブルバルス o e 2の立ち下がりがアウトブットイネーブルパルス o ブルパルスoe2の立ち上がりがアウトブットイネーブ ルバルスoelの立ち下がりよりも若干遅くなってい る。このようなタイミング関係にすることで、VSS2 電源へ流れ込む電流を確実に減らすことができる。

【0132】図29は、第1実施例に係るラッチ回路の 具体例を示す回路図であり、図中、図26と同等部分に は同一符号を付して示している。この具体例に係るラッ チ回路では、図26のスイッチ175,176,18 0, 181として、NMOSトランジスタQn53, Q n54, Qn55, Qn56を用い、トランジスタQn 40 されている。 53,Qn54,Qn55の各ゲートにアウトプットイ ネーブルパルスoelを、トランジスタQn56のゲー トにアウトプットイネーブルバルス o e 2 をそれぞれ印 加する構成となっている。

【0133】 このように、スイッチ175、176、1 80,181をトランジスタで実現した場合にも、その 回路の動作は図26の回路の場合と同じである。また、 タイミング例についても図27および図28と同じであ る。なお、本具体例では、スイッチ175,176,1 80、181をNMOSで実現しているが、アウトプッ 50 の振幅を持つ信号inlが入力され、第2回路入力端子

トイネーブルパルスoe1, oe2がアクティブ"L" の場合には、その極性は逆になることは明らかである。 【0134】図30は、ラッチ回路の第2実施例を示す 回路図である。この第2実施例に係るラッチ回路は、各 々のゲートおよびドレインがそれぞれ共通に接続された NMOSトランジスタQn61およびPMOSトランジ スタQp61からなるCMOSインバータ191と、各 々のゲートおよびドレインがそれぞれ共通に接続された NMOSトランジスタQn62およびPMOSトランジ スタQp62からなるCMOSインバータ192とが、 互いに並列に接続されてなるCMOSラッチセル190 を基本構成としている。

【0135】 このCMOS ラッチセル190 において、 CMOSインバータ191の入力端(即ち、MOSトラ ンジスタQn61, Qp61のゲート共通接続点)と、 CMOSインバータ192の出力端(即ち、MOSトラ ンジスタQn62, Qp62のドレイン共通接続点)と が接続され、さらにCMOSインバータ192の入力端 (即ち、MOSトランジスタQn62, Qp62のゲー ト共通接続点) とCMOSインバータ191の出力端 (即ち、MOSトランジスタQn61, Qp61のドレ イン共通接続点)とが接続されている。

【0136】CMOSインバータ191の入力端と第1 回路入力端子193との間にスイッチ195が接続さ れ、CMOSインバータ192の入力端と第2回路入力 端子194との間にスイッチ196が接続されている。 また、CMOSインバータ192の出力端は第1回路出 力端子197に、СМОSインバータ191の出力端は 第2回路出力端子198にそれぞれ接続されている。そ e 1 の立ち上がりよりも若干早く、アウトプットイネー 30 して、これら回路出力端子197,198を通して互い に逆極性(逆相)の2つの出力信号out1.out2 が導出される。

> 【0137】 CのCMOSラッチセル190の正電源 側、即ちノードAはスイッチ199を介して正電源電圧 VDD1の電源ライン201に接続されるとともに、ス イッチ200を介して電源電圧VDD1よりも高い電源 電圧VDD2の電源ライン202に接続されている。ま た、負電源側、即ちノードBは負電源側電圧(例えば、 グランドレベル) VSSの電源ライン203に直接接続

[0138] [0138] [0138] [0138]と共に、図示せぬ制御回路から入力端子204に入力さ れるアウトプットイネーブルパルス o e l によってスイ ッチング制御される。一方、スイッチ200は、上記制 御回路から入力端子205に入力されるアウトブットイ ネーブルパルスoe2によってスイッチング制御され

【0139】上記構成の第2実施例に係るラッチ回路に おいて、第1回路入力端子193にはVDD1~VSS

194には入力信号 i n 1の反転信号 i n 2が入力され るものとする。また、アウトプットイネーブルパルス o el, oe2としては、第1実施例に係るラッチ回路の 場合と同様に、図27または図28のタイミング関係に あるパルスが入力される。

【0140】これにより、第2実施例に係るラッチ回路 では、基本的に、第1実施例に係るラッチ回路と同じ動 作が行われる。すなわち、アウトプットイネーブルバル スoelがアクティブのラッチ動作の期間では、VDD 1電源のもとで動作し、VDD1~VSSの振幅を持つ 10 信号in1, in2がスイッチ195, 196を通して CMOSラッチセル190に同じ振幅で一旦ラッチされ

【0141】次に、アウトプットイネーブルパルス0e 2がアクティブの出力動作の期間では、CMOSラッチ セル190の正側の電源がVDD1電源からVDD2電 源に切り換わるため、VDD1~VSSの振幅を持つ信 号がVDD2~VSSの振幅の信号にレベルシフトさ れ、これが出力信号out1,out2として導出され ることになる。

【0142】上述したように、第2実施例に係るラッチ 回路では、CMOSラッチセル190の正電源側に電源 選択用の2つのスイッチ199,200を設け、これら スイッチ199, 200をCMOSラッチセル190の ラッチ動作および出力動作の各期間に応じてスイッチン グ制御することにより、ラッチ動作の期間ではVDD1 電源で動作し、出力動作の期間ではVDD2電源で動作 することになるため、第1実施例の場合と同様に、VD D1/VDD2の電源に流れる電流を抑制することがで き、しかも少ない回路素子数で構成できるとともに、低 30 電圧振幅の信号で強制的に髙電圧振幅の信号用のラッチ を書き換える必要がなく、前段の信号バッファのサイズ が小さくて済むため、小面積化が可能となる。

【0143】図31は、ラッチ回路の第3実施例を示す 回路図である。この第3実施例に係るラッチ回路は、各 々のゲートおよびドレインがそれぞれ共通に接続された NMOSトランジスタQn71およびPMOSトランジ スタQp 7 1 からなるCMOS インバータ2 1 1 と、各 々のゲートおよびドレインがそれぞれ共通に接続された NMOSトランジスタQn72およびPMOSトランジ 40 スタQp72からなるCMOSインバータ212とが、 互いに並列に接続されてなるCMOSラッチセル210 を基本構成としている。

【0144】このCMOSラッチセル210において、 CMOSインバータ211の入力端(即ち、MOSトラ ンジスタQn71, Qp71のゲート共通接続点)と、 CMOSインバータ212の出力端(即ち、MOSトラ ンジスタQn72、Qp72のドレイン共通接続点)と が接続され、さらにCMOSインバータ212の入力端 ト共通接続点) とCMOSインバータ211の出力端 (即ち、MOSトランジスタQn71、Qp71のドレ イン共通接続点)とが接続されている。

28

【0145】CMOSインバータ211の入力端と第1 回路入力端子213との間にスイッチ215が接続さ れ、CMOSインバータ212の入力端と第2回路入力 端子214との間にスイッチ216が接続されている。 また、CMOSインバータ212の出力端は第1回路出 力端子217に、CMOSインバータ211の出力端は 第2回路出力端子218にそれぞれ接続されている。そ して、これら回路出力端子217,218を通して互い に逆極性(逆相)の2つの出力信号outl,out2 が導出される。

【0146】CのCMOSラッチセル210の正電源 側、即ちノードAはスイッチ219を介して正電源電圧 VDD1の電源ライン221に接続されるとともに、ス イッチ220を介して電源電圧VDD1よりも高い電源 電圧VDD2の電源ライン222に接続されている。ま た、負電源側、即ちノードBはスイッチ223を介して 20 負電源側電圧(例えば、グランドレベル)VSS1の電 源ライン225に接続されるとともに、スイッチ224 を介して電源電圧VSS1よりも低い電源電圧(負電源 電圧) VSS2の電源ライン226に接続されている。 【0147】スイッチ219、223はスイッチ21 5,216と共に、図示せぬ制御回路から入力端子22 7に入力されるアウトプットイネーブルパルスoelに よってスイッチング制御される。一方、スイッチ22 0.224は、上記制御回路から入力端子228に入力 されるアウトプットイネーブルパルスoe2によってス イッチング制御される。

【0148】上記構成の第3実施例に係るラッチ回路に おいて、第1回路入力端子213にはVDD1~VSS の振幅を持つ信号 i n l が入力され、第2回路入力端子 214には入力信号inlの反転信号in2が入力され るものとする。また、アウトプットイネーブルパルス o e1, oe2としては、第1, 第2実施例に係るラッチ 回路の場合と同様に、図27または図28のタイミング 関係にあるパルスが入力される。

【0149】これにより、第3実施例に係るラッチ回路 では、基本的に、第1,第2実施例に係るラッチ回路と 同じ動作が行われる。すなわち、アウトプットイネーブ ルパルス o e 1 がアクティブのラッチ動作の期間では、 VDD1, VSS1の各電源のもとで動作し、VDD1 ~VSS1の振幅を持つ信号in1, in2がスイッチ 215, 216を通してCMOSラッチセル210に同 じ振幅で一旦ラッチされる。

【0150】次に、アウトプットイネーブルバルス0 e 2がアクティブの出力動作の期間では、CMOSラッチ セル210の正側の電源がVDD1電源からVDD2電 (即ち、MOSトランジスタQn 7 2、Qp 7 2 のゲー 50 源に切り換わるとともに、負側の電源がVSS 1 電源か

SVSS2電源に切り換わるため、VDD1~VSS1 の振幅を持つ信号がVDD2~VSS2の振幅の信号に レベルシフトされ、これが出力信号outl,out2 として導出されることになる。

29

【0151】上述したように、第3実施例に係るラッチ 回路では、CMOSラッチセル210の正電源側および 負電源側にそれぞれ2つのスイッチ219,220およ びスイッチ223、224を電源選択用として設け、と れらスイッチ219,220およびスイッチ223,2 力動作の各期間に応じてスイッチング制御することによ り、ラッチ動作の期間ではVDD1, VSS1の各電源 で動作し、出力動作の期間ではVDD2, VSS2の各 電源で動作することになるため、第1, 第2実施例の場 合と同様に、各電源に流れる電流を抑制することができ る。しかも、少ない回路素子数で構成できるとともに、 低電圧振幅の信号で強制的に髙電圧振幅の信号用のラッ チを書き換える必要がなく、前段の信号バッファのサイ ズが小さくて済むため、小面積化が可能となる。

【0152】なお、上記第2,第3実施例に係るラッチ 20 の第2の電源として供給される構成となっている。 回路についても、第1実施例の具体例(図29参照)と 同様に、図30におけるスイッチ195, 196, 19 9,200および図31におけるスイッチ215,21 6, 219, 220, 223, 224をトランジスタで 実現可能である。ただし、図30におけるスイッチ19 9,200および図31におけるスイッチ219,22 Oとしては、PMOSトランジスタが好ましく、この場 合はこれらをスイッチングする信号としてアウトプット イネーブルバルスoe1, oe2の各反転信号を用いる ことになる。

【0153】また、第1, 第2, 第3実施例に係るラッ チ回路では、互いに反転信号である2つの出力信号 o u t1, out2を導出する構成としたが、いずれか一方 の出力信号のみを導出する構成であっても良い。

【0154】上述したように、駆動回路一体型液晶表示 装置において、第1, 第2の水平駆動系12, 13の第 2ラッチ回路123, 133として上記構成のレベルシ フト機能付きラッチ回路、即ち小面積で実現でき、低消 費電力のラッチ回路を用いることにより、当該ラッチ回 路を含む水平駆動系12,13や垂直駆動系14などの 40 駆動回路を、有効画素領域11と同一基板上に作成する 際に、当該駆動回路を配する有効画素領域11の額縁を 狭くできるとともに、低消費電力の駆動回路一体型液晶 表示装置を実現できる。

【0155】図32は、上述した各実施例のうち、第1 実施例に係るラッチ回路(図26参照)を第2ラッチ回 路123、133として用いた場合の具体的な構成の一 例を示すブロック図であり、例えば3ビットのデジタル データ b 0, b 1, b 2を入力する場合の例を示してい る。ことでは、第1の水平駆動系12側の第2ラッチ回 50 ば3ビットの例では、図26の回路をそのまま用いた場

路123を示すが、第2の水平駆動系13側の第2ラッ チ回路133についても、その構成は全く同じである。 【0156】図32から明らかなように、デジタルデー タb0、b1、b2の各ビットごとにサンプリングラッ チ回路122-1, 122-2, 122-3が、さらにその後 段にラッチ回路123-1, 123-2, 123-3がそれぞ れ設けられている。サンプリングラッチ回路122-1, 122-2, 122-3は、デジタルデータb0, b1, b 2の各ピットデータを入力とし、水平シフトレジスタ1 **24をCMOSラッチセル210のラッチ動作および出 10 21(図1参照)から出力されるサンプリングバルスに** したがって、各入力データのサンプリングを行うように なっている。

> 【0157】一方、ラッチ回路123-1, 123-2, 1 23-3には、サンプリングラッチ回路122-1, 122 -2, 122-3から各サンプリングデータが供給されると ともに、外部から入力されるラッチパルスに基づいてバ ッファ230から出力されるアウトプットイネーブルバ ルスoe1, oe2がラッチパルスとして入力され、さ らに第2の電源発生回路231からVSS2電源が負側

【0158】 これにより、ラッチ回路123-1、123 -2, 123-3は、前段のサンプリングラッチ回路122 -1, 122-2, 122-3の各サンプリングデータをアウ トプットイネーブルパルスoelに応答してサンプリン グラッチした後、データの同時化 (線順次化) と次段の DA変換に必要な信号振幅へのレベル変換をアウトプッ トイネーブルパルスoe2のタイミングで行い、図示せ ぬレベルシフタ124(図1参照)でレベルシフトした 後、DAコンバータ125を通して有効画素領域11の 30 対応するコラム線へ出力する。

【0159】とのように、駆動回路一体型液晶表示装置 において、第2ラッチ回路123,133として上記各 実施例に係るラッチ回路を用いることにより、当該ラッ チ回路ではラッチ動作/出力動作の各期間で電源を使い 分けるようにしているため、第2の電源発生回路231 に流れる電流を抑制できる。これにより、第2の電源発 生回路231の液晶バネルへの内蔵(一体形成)化が容 易になるとともに、第2ラッチ回路123,133を小 面積にて実現できるため、液晶パネルの狭額縁化が可能 となる。

【0160】図33は、図32の変形例を示すブロック 図であり、図中、図32と同等部分には同一符号を付し て示しているいる。との変形例では、各ラッチ回路12 3-1, 123-2, 123-3の負電源側のスイッチ(図2 6のスイッチ180、181に相当)としてスイッチ2 32, 233を設け、このスイッチ232, 233を各 回路123-1, 123-2, 123-3間で共用した構成と なっている。

【0161】この構成によれば、デジタルデータが例え

合には、3ビットに対応した3個のラッチ回路の各々に 対して負電源側のスイッチが2個、計6個の電源切り換 え用のスイッチが必要であるのに対して、3個のラッチ 回路に対して2個のスイッチで済み、電源切り換え用の スイッチを4個削減できることになるため、さらなる小 面積化が可能となり、よって液晶パネルのより狭額縁化 が実現できる。

31

【0162】なお、本例では、第2ラッチ回路123. 133として、第1実施例に係るラッチ回路を用いると したが、第2, 第3実施例に係るラッチ回路を用いると 10 とも可能であり、同様の作用効果を得ることができる。 【0163】以上、水平シフトレジスタ121, 13 1、サンプリング&ラッチ回路122,132、第2ラ ッチ回路123, 133、レベルシフタ124, 134 およびDA変換回路125、135の具体的な実施例に ついて説明したが、これら各実施例に係る回路構成を液 晶表示装置の各回路が同時に採用する必要はなく、いず れかの回路が上記各実施例に係る回路構成を採用した構 成とすることも可能であり、この場合であってもLCD パネルの狭額縁化に寄与できる。

[0164]

【発明の効果】以上説明したように、本発明によれば、 基準電圧選択型DA変換回路およびこれを搭載した駆動 回路一体型液晶表示装置において、nビットのデータ信 号の各ピットの論理に対応した極性のn個のアナログス イッチが互いに直列に接続されてなる2"個の階調選択 ユニットを、2"本の基準電圧線の各々と画素部のコラ ム線との間にそれぞれ接続したことにより、データ信号 をデコードするデコード回路と、そのデコード出力に基 づいて対応する基準電圧を選択する選択スイッチとを同 30 す回路図である。 ートランジスタで形成可能となり、回路を構成する素子 数が少なくて済むため、消費電力を増やすことなく、非 常に狭幅な額縁のLCDパネルを実現できることにな る。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る駆動回路一体型液晶 表示装置のシステム構成を示すブロック図である。

【図2】有効画素領域の構成の一例を示す回路図であ る.

【図3】基準電圧選択型DA変換回路の基本構成図であ 40 説明するためのタイミングチャートである。

【図4】基準電圧選択型DA変換回路の具体的な回路構 成を示す回路図である。

【図5】単結晶シリコン・トランジスタの構造の一例を 示す断面図である。

【図6】ポリシリコンTFTの構造の一例を示す断面図 である。

【図7】レベルシフト回路の第1実施例を示す回路図で ある。

を説明するためのタイミングチャートである。

【図9】直流電圧を基準電圧とした場合のタイミングチ ャートである。

32

【図10】第1実施例に係るレベルシフト回路の変形例 を示す回路図である。

【図11】第1実施例に係るレベルシフト回路の他の変 形例を示す回路図である。

【図12】第1実施例に係るレベルシフト回路のさらに 他の変形例を示す回路図である。

【図13】リセット回路を付加した場合の回路動作を説 明するためのタイミングチャートである。

【図14】リセット信号を生成する回路例を示す回路図

【図15】レベルシフト回路の第2実施例を示す回路図 である。

【図16】第2実施例に係るレベルシフト回路の変形例 を示す回路図である。

【図17】水平シフトレジスタの構成の一例を示すブロ ック図である。

【図18】サンプリングホールド回路の第1実施例を示 す回路図である。

【図19】第1実施例に係るサンプリングホールド回路 の回路動作を説明するためのタイミングチャートであ

【図20】入力信号inlの反転信号を入力信号in2 とした場合のタイミングチャートである。

【図21】第1実施形態に係るサンプリングホールド回 路の変形例を示す回路図である。

【図22】サンプリングホールド回路の第2実施例を示

【図23】各実施例に係るサンプリングホールド回路を サンプリング&第1ラッチ回路として用いた場合の具体 的な構成の一例を示すブロック図である。

【図24】デジタルデータの反転データを入力信号in 2とした場合の構成を示すブロック図である。

【図25】図24の変形例を示すブロック図である。

【図26】ラッチ回路の第1実施例を示す回路図であ

【図27】第1実施形態に係るラッチ回路の回路動作を

【図28】第1実施形態に係るラッチ回路の回路動作の 別のタイミング例を示すタイミングチャートである。

【図29】第1実施形態に係るラッチ回路の具体例を示 す回路図である。

【図30】ラッチ回路の第2実施例を示す回路図であ

【図31】ラッチ回路の第3実施例を示す回路図であ

【図32】各実施形態に係るラッチ回路を第2ラッチ回 【図8】第1実施例に係るレベルシフト回路の回路動作 50 路として用いた場合の具体的な構成の一例を示すブロッ ク図である。

【図33】図32の変形例を示すブロック図である。 【図34】従来例のシステム構成を示すブロック図であ

【図35】基準電圧選択型DA変換回路の一例を示す回 路図である。

【符号の説明】


11…有効画素領域、12,13…第1,第2の水平駆 動系、14…垂直駆動系、20…画素、21…TFT 量、30~37…階調選択ユニット、70,84,10 0, 150, 170, 190…CMOSラッチセル、7*

*1, 72, 85, 86, 101, 102, 151, 15 2, 171, 172, 191, 192 ··· CMOSインバ ータ、121, 131…水平シフトレジスタ、122, 132…サンプリング&第1ラッチ回路(サンプリング ラッチ回路)、123,133…第2ラッチ回路(ラッ チ回路)、124、134…レベルシフタ(レベルシフ ト回路)、125,135…DA変換回路、301~3 03, $311 \sim 313$, $321 \sim 323$, $331 \sim 33$ $3, 341 \sim 343, 351 \sim 353, 361 \sim 36$ (薄膜トランジスタ)、22…液晶セル、23…補助容 10 3,371~373…アナログスイッチ、Vref0~ Vref7…基準電圧


[図1]

|2 第1の水平駆動系 (水平転送/パルス1) 121-水平シフトレジスタ HSTI, HCK1 122 デジタルデータ サンプリング&第1 ラッチ 123. 第2ラッチ ラッチ信号 124-レベルシフタ 125 基準電圧 DAC (垂直転送パルス) ∐ 有效面象領域 1 DAC 135--レベルシフタ 第2ラッチ サンプリング&第1ラッチ デシタルデータ 132 水平シフトレジスタ 131-17 (水平転送パルス2) |3 第2の水平駆動系


【図3】





【図6】





[図9]























【図17】




【図18】




【図20】




【図21】




[図22]




【図23】




【図24】




【図25】




【図26】






203

[図31]



[図32]



【図34】 【図35】 702 (MSB) (LSB) be by bo リセット 708-0 (基準電圧) (水平転送パルス1) HST1,HCK1 水平シフトレジスタ VrefO 721-⁷⁰⁸⁻¹ 000 Vdd サンプリングを第1ラッチ デジタルデータ 722-Vref1 ⁷⁰⁸⁻² 001 ٨٩٩٢ 第2ラッチ ラッチ信号 723 基準電圧 (2 情報分) DAC Vref2 724-708-3 Ų. VST,VCK (垂直転送パルス) 708-4 O I I Vdd_ 701 有效圖素領域 Vref4 708-5 100 704 741 708-8 101 1 DAC 734 Vref6 <u>仆</u> 泵2ラッチ 708-7 110 733-サンプリング&第1ラッチ Vref7 デジタルデータ Vdq.⊑ 732-111 H \$ T 2, H C K 2 (水平転送パルス 2) 水平シフトレジスタ 731-7 705 707 706 703 コラム線へ